Keysight erweitert die Unterstützung von Chiplet Interconnect Standards in Chiplet PHY Designer 2025
Die Unterstützung umfasst die neuesten Interconnect-Standards, einschließlich Universal Chiplet Interconnect Express™ (UCIe™) 2.0 und Open Compute Project Bunch of Wires (BoW).
Böblingen, 6. Februar 2025 – Keysight Technologies hat heute die Markteinführung von Chiplet PHY Designer 2025 bekannt gegeben, seiner neuesten Lösung für das Design digitaler Hochgeschwindigkeits-Chiplets, die auf KI- und Rechenzentrumsanwendungen zugeschnitten ist. Die erweiterte Software führt Simulationsfunktionen für den Universal Chiplet Interconnect Express™ (UCIe™) 2.0-Standard ein und bietet Unterstützung für den Open Computer Project Bunch of Wires (BoW) Standard. Als fortschrittliche Lösung für Chiplet Design und Die-to-Die (D2D) Design auf Systemebene ermöglicht Chiplet PHY Designer eine Validierung vor der Halbleiterfertigung und optimiert so den Weg zum Tapeout.

Da die Chips für KI und Rechenzentren immer komplexer werden, ist die Gewährleistung einer zuverlässigen Kommunikation zwischen Chiplets von entscheidender Bedeutung für die Leistungsfähigkeit. Die Industrie begegnet dieser Herausforderung mit offenen, aufkommenden Standards wie UCIe und BoW, die die Verbindungen zwischen Chiplets innerhalb eines fortschrittlichen 2,5D/3D- oder Laminate-/Advanced-Gehäuses definieren. Durch die Übernahme dieser Standards und die Überprüfung der Chiplets auf ihre Konformität tragen die Entwickler zum wachsenden Ökosystem für die Interoperabilität von Chiplets bei und verringern so die Kosten und Risiken bei der Halbleiterentwicklung.

Die wichtigsten Vorteile von Chiplet PHY Designer 2025:
  • Gewährleistung der Interoperabilität: Überprüft Designs, die den UCIe 2.0- und BoW-Standards entsprechen, und ermöglicht so eine nahtlose Integration in fortschrittliche Gehäuse-Ökosysteme.
  • Beschleunigung der Time-to-Market: Automatisierte Simulationen und Konformitätstests, wie z. B. die Spannungsübertragungsfunktion (VTF), vereinfachen die Arbeitsabläufe beim Design von Chiplets.
  • Verbesserung der Design-Genauigkeit: Bietet Einblick in die Signalintegrität, die Bitfehlerrate (BER) und die Übersprechanalyse und reduziert so das Risiko kostspieliger Re-Spins auf dem Halbleiter.
  • Optimierung von Clocking Designs: Unterstützt fortschrittliche Taktschema-Analysen, wie z. B. Quarter-Rate Data Rate (QDR), für eine präzise Synchronisierung in Hochgeschwindigkeitsverbindungen.
Hee-Soo Lee, High-Speed Digital Segment Lead, Keysight EDA, sagte: „Keysight EDA hat Chiplet PHY Designer vor einem Jahr als branchenweit erstes Pre-Silicon-Validierungstool auf den Markt gebracht, das tiefgreifende Modellierungs- und Simulationsfunktionen bietet. Damit können Chiplet-Entwickler schnell und präzise vor dem Tapeout verifizieren, dass ihre Designs die Spezifikationen erfüllen. Die neueste Version hält mit den sich entwickelnden Standards wie UCIe 2.0 und BoW Schritt und bietet gleichzeitig neue Funktionen wie das QDR-Taktschema und die systematische Crosstalk-Analyse für Single-Ended-Busse. Entwickler, die Chiplet PHY Designer verwenden, sparen Zeit und vermeiden kostspielige Nacharbeiten, da sie sicherstellen, dass ihre Designs die Leistungsanforderungen vor der Fertigung erfüllen. Frühe Anwender wie Alphawave Semi bestätigen, dass Chiplet PHY Designer einen nahtlosen Betrieb und Interoperabilität für 2,5D/3D-Lösungen für ihre Chiplet-Kunden gewährleistet.“

Weitere Informationen
Über Keysight Technologies

Bei Keysight inspirieren und befähigen wir Innovatoren, weltverändernde Technologien in die Tat umzusetzen. Als S&P 500-Unternehmen liefern wir marktführende Design-, Emulations- und Testlösungen, die Entwicklern helfen, schneller und mit weniger Risiko zu entwickeln und einzusetzen, und zwar über den gesamten Produktlebenszyklus hinweg. Wir sind ein globaler Innovationspartner, der es Kunden in den Bereichen Kommunikation, Industrieautomation, Luft- und Raumfahrt sowie Verteidigung, Automotive, Halbleiter und allgemeine Elektronik ermöglicht, Innovationen zu beschleunigen, um die Welt zu vernetzen und sicherer zu machen. Erfahren Sie mehr unter www.keysight.com.
 
 
 
» Keysight Technologies
» Presse Informationen
» Presse-Information
Datum: 06.02.2025 09:30
Nummer: KP_2507_Chiplet
» Bildmaterial
Bitte klicken Sie auf die Bildvorschau, um die hochauflösende Version zu öffnen. » Weitere Hilfe zu Downloads

 Download der hochauflösenden Version...
Der Chiplet PHY Designer 2025 unterstützt die neuesten Interconnect-Standards, einschließlich Universal Chiplet Interconnect Express™ (UCIe™) 2.0 und Open Compute Project Bunch of Wires (BoW).
» Kontakt
Keysight Technologies
Deutschland GmbH
Herrenberger Strasse 130
71034 Böblingen

Andrea Mueller
E-Mail: andrea.mueller@keysight.com
» Kontakt Agentur
MEXPERTS AG
Wildmoos 7
82266 Inning am Ammersee

Matthias Heise
Tel.: +49 (0)8143 59744-20
E-Mail: matthias.heise@mexperts.de
» Weitere Meldungen
06.02.2025 09:30
Keysight erweitert die Unterstützung von Chiplet Interconnect Standards in Chiplet PHY Designer 2025

28.01.2025 09:30
Keysight stellt umfassende LPDDR6-Lösung für End-to-End-Speicherdesign und Test-Workflows vor

21.01.2025 09:30
Keysight bringt All-in-One-Lösung für Netzwerk-Transparenz und -Sicherheit auf den Markt

08.01.2025 09:30
Keysight erweitert das Novus-Portfolio um eine kompakte Testlösung für Software-definierte Fahrzeuge

19.11.2024 09:30
Die neue EDA-Software-Suite von Keysight steigert die Produktivität von Entwicklern durch KI