Cadence und Mentor Graphics gewährleisten Interoperabilität mit offener SystemVerilog-Verifikations-Methodik

Die Open-Verification-Methodology ermöglicht Simulator-, Verifikations-IP- und Sprach-Interoperabilität gemäß den Zielen von SystemVerilog

WILSONVILLE, Oregon/USA, 21. August 2007 - Cadence Design Systems und Mentor Graphics haben eine auf dem IEEE-1800-2005-SystemVerilog-Standard basierende Verifikations-Methodik entwickelt. Die Open-Verification-Methodology (OVM) stellt eine Werkzeug-unabhängige Lösung für Entwickler und Verifikationsingenieure dar, die Datenportierbarkeit und Interoperabilität bietet. Sie umfasst gemäß den Zielen von SystemVerilog entsprechende Interoperabilitätsmechanismen für Verifikations-IP (VIP), Modelle auf Transaktionsebene und RTL-Modelle sowie eine vollständige Integration von anderen im Produktions-Flow üblichen Sprachen. Die OVM wird eine robuste Klassenbibliothek beinhalten und als Quellcode verfügbar sein. Cadence und Mentor haben für die Entwicklung der Methodikgrundlagen und der Bibliotheken sowohl Technologien als auch Ressourcen beigesteuert. Die Methodik wird über eine standardmäßige Open-Source-Apache-Lizenz, Version 2.0, verfügbar sein. Schnellere Einführung von SystemVerilog "Die OVM löst damit eines der größten Probleme im Hinblick auf die Verbreitung von SystemVerilog", sagte Robert Hub, Vice-President und General-Manager von Mentor Graphics Design, Verification und Test Business Unit. "Die Kunden müssen darauf vertrauen können, dass sie ihre Investitionen in Verifikationslösungen auch in Zukunft nutzen können. Nur eine Methodik, die mit verschiedenen, weit verbreiteten Simulatoren und Verifikations-Werkzeugen arbeitet, bietet die notwendige Sicherheit für einen Umstieg auf SystemVerilog." Die OVM und die unterstützende Klassenbibliothek beinhalten grundlegende Hilfsprogramme, um objektorientierte, coverage-driven Verifikationsumgebungen und wieder verwendbare VIP in SystemVerilog zu erstellen. OVM vereinfacht die Einführung von SystemVerilog durch die Integration von Verifikationspraktiken in die Methodik und Bibliotheken. Die OVM wird die für die Erstellung der Verifikationsumgebung erforderliche Zeit deutlich verkürzen, die Integration des Verifikations-IP vereinfachen sowie Datenportierbarkeit und Wiederverwendbarkeit garantieren. "Bei den heute immer komplexer werdenden Bauteilen, stehen die Entwickler unter dem zunehmenden Druck, den Einsatz von Verifikationsmethoden voranzutreiben", erklärte Moshe Gavrielov, Executive Vice President und General Manager der Cadence Verification Division. "Mit OVM bieten Cadence und Mentor eine effiziente SystemVerilog-basierte, Werkzeug-unabhängige Lösung, die unseren gemeinsamen Kunden hilft, die wichtigsten Designherausforderungen zu meistern. Die Industrie als Ganzes wird von einem weit höheren Interoperabilitätsgrad, Entwicklung und Wiederverwendung von Verifikations-IP sowie einfacherer Integration profitieren." Open-Source-Lizenz vereinfacht IP-Entwicklung und Distribution Im Gegensatz zu einigen Alternativen wird die OVM-Bibliothek open-source sein, SystemVerilog-IEEE-1800 entsprechen und sich auf jeden Simulator portieren lassen, der den IEEE-Standard unterstützt. Gemäß der Apache-2.0-Lizenz wird es für Anwender und IP-Entwickler auch leicht sein, den OVM-Code oder Derivate erneut auszuliefern und Unterstützung von mehreren EDA-Anbietern zu erhalten. "Die Industrie setzt auf SystemVerilog für die funktionale Verifikation. Dies wird durch eine Open-Source-Methodik, die die Interoperabilität innerhalb des EDA-Ökosystems verbessert, noch beschleunigt", sagte Sanjay Srivastava, President und CEO von Denali Software. "Portabilität ist der Schlüssel und die OVM adressiert dies durch Unterstützung mehrerer Anbieter. Die OVM und Bibliotheken finden bei unserer breiten Kundenbasis für Verifikations-IP großen Anklang und wir werden den Wechsel auf die OVM durch unseren bestehenden Support für SystemVerilog und AVM schnell forcieren. Wir haben erhebliche Investitionen in die Entwicklung eines fortschrittlichen SystemVerilog-Flows für unsere eigenen Design-IP-Produkte getätigt und werden die OVM zum weiteren Ausbau unserer Führerschaft bei SystemVerilog nutzen." "Die OVM bietet genau das, was wir gesucht haben: eine einzelne, offene, robuste und interoperable Verifikations-Methodik", sagte Predrag Markovic, President des HDL Design House in Belgrad, Serbien. "Dies vereinfacht nicht nur unsere Entwicklung und Support-Prozesse erheblich, sondern beschleunigt auch die Auslieferung von VIP und Verifikations-Umgebungskomponenten an unsere Kunden. Diese profitieren nun von einer sofort einsatzfähigen Verifikations-IP. Die ist für alle Beteiligten von Vorteil." Support für transaktionsbasierte Modellierung und System-Level-Verifikation Die OVM arbeitet mit einem einzigartigen Mix aus RTL und Transaktions-Level-Abstraktionen für SystemVerilog und anderen Hochsprachen, die System-Level-Design und Verifikation unterstützen. Die nächste Generation von System-on-Chip- (SoC) Designs erhöht bereits die Kundenanforderungen im Bereich der Transaktions-Level-Modellierung und Verifikation. Diese steigenden Anforderungen benötigen eine Kombination von softwarebasierter Simulation, hardwarebasierten Verifikationsplattformen und bestehender Transaktions-Level-Schnittstellenstandards. "Da die Anforderungen komplexer SoC-Designs die Verifikationstechnologien unterschiedlich beanspruchen, führt Doulos als einer der führenden Anbieter Schulungsmaßnahmen für die OVM durch", sagte Robert Hurley, CEO von Doulos. "Cadence und Mentor bieten eine offene Verifikations-Methodik auf IEEE-1800-Basis mit Unterstützung von Transaktions-Level-Modellierung, die interoperabel zwischen EDA-Werkzeugen ist und interoperable VIP unterstützt. Dies deckt sich mit unserem Bestreben, Kunden weltweit zu schulen, damit sie die OVM optimal nutzen können." Verfügbarkeit Eine vorläufige Version der OVM steht für ausgewählte Kunden ab dem dritten Quartal 2007 zur Verfügung. Eine Produktionsversion, die die Methodik und unterstützende Bibliothek beinhaltet, wird ab dem vierten Quartal dieses Jahres erhältlich sein. Zusätzliche Funktionalitäten sind für 2008 geplant. Cadence und Mentor versichern, dass die OVM auf ihren jeweiligen Simulatoren läuft und garantieren Rückwärtskompatibilität für ihre bestehenden Umgebungen AVM von Mentor Graphics und Incisive-Plan-to-Closure-Methodik (URM Module) von Cadence. Cadence und Incisive sind registrierte Warenzeichen, das Cadence-Logo ist ein Warenzeichen von Cadence Design in den Vereinigten Staaten und anderen Ländern. Alle anderen Warenzeichen sind Eigentum der jeweiligen Unternehmen. Mentor Graphics ist ein eingetragenes Warenzeichen der Mentor Graphics Corporation. Alle übrigen Unternehmens- oder Produktnamen sind eingetragene Warenzeichen oder Warenzeichen ihrer jeweiligen Besitzer. Über Cadence Cadence ermöglicht weltweit Innovationen im Elektronikdesign und spielt bei der Entwicklung von modernsten integrierten Schaltungen und elektronischen Produkten eine entscheidende Rolle. Die Kunden nutzen Software, Hardware, Methoden und Dienstleistungen von Cadence für Design und Verifikation von hoch entwickelten Halbleitern, Leiterplatten und Systemen in den Bereichen Consumer-Electronics, Netzwerke, Telekommunikation und Computersysteme. Cadence erwirtschaftete im Jahr 2006 einen Umsatz von ca. 1,5 Mrd. US-Dollar und beschäftigt etwa 5.200 Mitarbeiter. Das Unternehmen ist im kalifornischen San Jose (USA) ansässig und betreut mit seinen auf der ganzen Welt angesiedelten Vertriebsniederlassungen, Designzentren und Forschungseinrichtungen die weltweite Elektronikindustrie. Weitere Informationen über das Unternehmen, seine Produkte und Dienstleistungen sind verfügbar unter: www.cadence.com

Über Mentor Graphics Mentor Graphics Corporation (Nasdaq: MENT) gehört zu den weltweit führenden Unternehmen, die Software- und Hardwarelösungen für die Entwicklung elektronischer Schaltungen anbieten. Zu Mentors Portfolio gehören Produkte, Beratungs- und Supportdienstleistungen, auf die die weltweit erfolgreichsten Elektronik- und Halbleiterhersteller vertrauen und dies mit der Verleihung zahlreicher Auszeichnungen an Mentor zum Ausdruck gebracht haben. Das 1981 gegründete Unternehmen erzielte in den zurückliegenden zwölf Monaten einen Gesamtumsatz von über 800 Mio. US-Dollar und beschäftigt weltweit ca. 4.200 Mitarbeiter. Der Hauptsitz von Mentor Corporate befindet sich den USA, 8005 S.W. Boeckman Road, Wilsonville, Oregon 97070-7777; Die Adresse der Niederlassung im Silicon Valley lautet: 1001 Ridder Park Drive, San Jose, Kalifornien 95131-2314. Weitere Informationen unter: www.mentor.com