Mentor Graphics neues I/O-Designer-Produkt für PADS-Anwender beschleunigt FPGA/PCB-Codesign
WILSONVILLE, Oregon/USA, 25. September 2007 – Mentor Graphics, der Markt- und Technologieführer im Bereich Layoutsoftware für Leiterplatten (PCB), bietet mit PADS I/O Designer ein speziell für PADS-Anwender entwickeltes Produkt. Für Designer, die komplexe Field-Programmable Gate Arrays (FPGAs) auf ihre Leiterplatten implementieren, ist der I/O Designer eine bewährte Technologie, um die Designzykluszeit zu verringern, die Leistungsfähigkeit zu verbessern und die Produktkosten zu senken. Diese Vorteile sind nun auch für die Anwender von PADS-Produkten zu einem attraktiven Einstiegspreis verfügbar. Denn der Einsatz von komplexen, leistungsfähigen FPGAs steigt innerhalb des Elektronikproduktspektrums. Der PADS I/O Designer steht der PADS-Gemeinde erstmals zur Verfügung.

„Mentor Graphics hat mit dem I/O Designer außerordentliche Produktivitätsvorteile bei der Optimierung des FPGA-auf-Leiterplatten-Integrationsprozesses erzielt“, sagte Danny Biran, Senior-Vice-President Product- und Corporate-Marketing bei Altera. „Die Einführung des I/O Designers für PADS bietet die Vorteile reduzierter Zykluszeiten und niedriger Leiterplattenkosten nun auch einer breiteren FPGA/Leiterplatten-Anwenderbasis. Alteras fortschrittliche FPGA-Technologie in Kombination mit dem I/O Designer für PADS ist die perfekte Lösung für PADS-Anwender, die ihren allgemeinen FPGA-Einsatz ausweiten wollen.“

„Ein in der Industrie führender integrierter FPGA/Leiterplatten-Codesignprozess bietet unseren Kunden große Vorteile“, sagte Henry Potts, Vice-President und General-Manager von Mentor Graphics’ Systems Design Division. „Anwender von Highend-FPGAs berichten über eine Reduzierung der Markteinführungszeit und Verbesserung der Systemleistung um bis zu 50 Prozent sowie über eine Reduktion von Layern, was wiederum zu niedrigeren Produktionskosten führt. Beim anhaltenden Trend, immer mehr Highend-FPGAs in Elektronikprodukte zu integrieren, ist der Einfluss des I/O Designers für unsere PADS-Anwender erheblich.“

PADS I/O Designer

Die PADS-I/O-Designer-Familie ermöglicht das gleichzeitige Design von FPGA und Leiterplatte, indem sie die einzelnen Designflows in Einklang bringt und die zahlreichen Prozesse automatisiert, die erforderlich sind, um die heutigen High-speed-FPGAs mit ihrer hohen Pin-Anzahl auf Leiterplatten zu implementieren. Beginnend mit nichts, einer frühen Hardware-Design-Language- (HDL) Beschreibung oder einem Top-Level-DxDesigner-Produkt, lässt sich die FPGA-Leiterplattenschnittstelle mit einer Vielzahl von Methoden wie die Zuweisung von PCB-Signalen zu FPGA-Pins per Drag and Drop und Correct-by-Construction schnell definieren. Der PADS I/O Designer synchronisiert die Schnittstelle dann innerhalb des FPGA- und Leiterplatten-Flows mit Hilfe von:
  • Automatisierter Generierung von DxDesigner-Symbolen und Schematics
  • Automatisierter Generierung & Pflege der erforderlichen FPGA-Anbieterdateien, HDL-Dateien und Dateien mit Synthesebedingungen
Für den Pin-Austausch gemäß den Regeln der FPGA-Anbieter kann der PADS I/O Designer optional auch das physikalische Design von PADS-Layout importieren. Wird der PADS I/O Designer zur Leiterplattenoptimierung erweitert, nutzt er das physikalische Design von PADS-Layout, um die Leiterplattenbahnen durch Entflechten der FPGA-Schnittstellen zu optimieren. Darüber hinaus gibt es Funktionen, mit denen sich innerhalb eines physikalischen Designs von PADS-Layout mehrere FPGA-Schnittstellen simultan optimieren lassen.

Verfügbarkeit

PADS I/O-Designer ist ab sofort über die authorisierten PADS Channel-Partner Zitzmann GmbH in Deutschland, WedaSoft GmbH in Österreich und SOTELCA AG in der Schweiz verfügbar.

Über PADS

PADS ist der Standard für Windows basierende Designlösungen. Durch die hohe Funktionalität, das unerreichte Preis/Leistungsverhältnis und die Möglichkeit, alle Designs – vom einfachen Basisdesign bis hin zu hochkomplexen High-speed-Anwendungen – realisieren zu können, zahlen sich die Investitionen der Anwender schnell aus. Weitere Informationen über die PADS gibt es unter www.mentor.com/pads

Mentor Graphics und PADS sind eingetragene Warenzeichen und I/O Designer und DxDesigner sind Warenzeichen der Mentor Graphics Corporation. Alle übrigen Unternehmens- oder Produktnamen sind eingetragene Warenzeichen oder Warenzeichen ihrer jeweiligen Besitzer.
Über Mentor Graphics

Mentor Graphics Corporation (Nasdaq: MENT) gehört zu den weltweit führenden Unternehmen, die Software- und Hardwarelösungen für die Entwicklung elektronischer Schaltungen anbieten. Zu Mentors Portfolio gehören Produkte, Beratungs- und Supportdienstleistungen, auf die die weltweit erfolgreichsten Elektronik- und Halbleiterhersteller vertrauen und dies mit der Verleihung zahlreicher Auszeichnungen an Mentor zum Ausdruck gebracht haben. Das 1981 gegründete Unternehmen erzielte in den zurückliegenden zwölf Monaten einen Gesamtumsatz von über 800 Mio. US-Dollar und beschäftigt weltweit ca. 4.200 Mitarbeiter. Der Hauptsitz von Mentor Corporate befindet sich den USA, 8005 S.W. Boeckman Road, Wilsonville, Oregon 97070-7777; Die Adresse der Niederlassung im Silicon Valley lautet: 1001 Ridder Park Drive, San Jose, Kalifornien 95131-2314. Weitere Informationen unter: www.mentor.com
 
 
 
» Siemens EDA
» Presse Informationen
» Presse-Information
Datum: 25.09.2007 14:45
Nummer: 31/07
» Kontakt
Mentor Graphics (Deutschland) GmbH
Arnulfstr. 201
80634 München
Gabriele Tremmel Blomberg
Tel.: +49 (0)89/ 570 96-0
Fax: +49 (0)89/ 570 96-400
www.mentor.com/germany/
» Kontakt Agentur
MEXPERTS AG
Trimburgstr. 2
81249 München
Ansprechpartner
Rolf Bach / Peter Gramenz
Tel.:  +49 (0)89/ 89 73 61-0
Fax  +49 (0)89/ 89 73 61-29
Email: peter.gramenz@mexperts.de
Internet: www.mexperts.de
» Weitere Meldungen
14.11.2024 11:00
Siemens präsentiert KI-gestützte Software der nächsten Generation für das Design elektronischer Systeme

04.11.2024 15:00
Siemens und CELUS kooperieren bei KI-gestütztem Leiterplattendesign für KMUs

28.08.2024 15:00
Siemens - Digital Twin Technologie verschafft Orient Express Racing Team & K-Challenge Vorsprung beim America’s Cup

24.05.2024 11:00
Siemens vereinfacht mit Catapult AI NN die Entwicklung von KI-Beschleunigern für fortschrittliche System-on-Chip-Designs

13.03.2024 15:15
Siemens demonstriert erste Pre-Silicon-Simulationsumgebung für die Arm Cortex-A720AE für Software Defined Vehicles