Mentor Graphics und Altera kündigen „Accelerated Libraries“ zur Catapult-C-Synthese von Hochleistungs-DSP-Hardware in FPGAs an

WILSONVILLE, Oregon/USA, 22. Oktober 2007 – Mentor Graphics und Altera kündigen einen Designflow an, mit dem Anwender direkt aus Industriestandard-ANSI-C++-Code komplexe DSP-Algorithmen in Hochleistungs-FPGAs implementieren können. Der Designflow, der auf Alteras „Accelerated Libraries“ für Mentor Graphics Catapult-C-Synthesewerkzeuge basiert, verbessert die Fmax von DSPs um 50 bis 80 Prozent, bietet einen weniger aufwändigen Pfad zu speziellen DSP-Hardwaredesigns und gibt Unternehmen pro Kanal einen Kostenvorteil im Vergleich zu teuren, leistungshungrigen diskreten DSPs für Hochleistungsanwendungen. Der gewaltige Anstieg in der Verarbeitungsleistung, die für rechnenintensive Anwendungen der nächsten Generation wie drahtlose Kommunikation, Bildverarbeitung und hoch auflösendes Video erforderlich ist, hat die Nachfrage nach höherer Signalverarbeitungsleistung gestärkt. Alteras Accelerated Libraries für Catapult-C-Synthese sind der Eckpfeiler für diesen Designflow. Die Bibliotheken ermöglichen dem Catapult-C-Synthesewerkzeug die Durchführung von ASIC-ähnlichen Optimierungen und fortschrittlichem, technologiebewusstem Scheduling für spezielle DSP-Makro-IPs, die auf Alteras fortschrittlichen FPGA-Technologien basieren. Dies führt zu Designs, die 50 bis 80 Prozent schneller laufen als Designs, die bisher mit irgendeinem anderen High-Level-Synthesewerkzeug entwickelt wurden. Dieser Performance-Level übertrifft sogar RTL-Synthesewerkzeuge, eine einzigartige Fähigkeit, wenn man bedenkt, dass sich die ANSI-C++-Quelle auf einer viel höheren Abstraktionsebene befindet als RTL. Die Catapult C/Altera-DSP-Designlösung ist ein C-zu-RTL-Designflow, der dem traditionellen Flow zur DSP-Softwareprogrammierung sehr ähnlich ist. In beiden Designflows haben Algorithmendesigner ein Gleitkommamodell eines Algorithmus entwickelt und anschließend in ein Festkommamodell konvertiert, üblicherweise in C++. Im traditionellen Flow kompilieren Softwareentwickler an dieser Stelle den C-Code für einen Standard-DSP. Mit dem Catapult-C/Altera-Flow können Hardwaredesigner die Catapult-C-Synthesewerkzeuge mit Alteras Accelerated Libraries zur automatischen Erzeugung einer DSP-Hardwareimplementierung für einen Altera-FPGA nutzen. Im Gegensatz zu früher muss der Hardwaredesigner den RTL-Code nicht manuell schreiben und sich über handkodierte Fehler sorgen machen oder RTL-Code mehrere Male neu schreiben, um eine Architektur mit vernünftiger Performance zu finden. Die Catapult-C/Altera-Lösung automatisiert den RTL-Erstellungsprozess und bietet eine Hardware-Performance mit der Flexibilität eines DSP-Softwareprogrammierungs-Flow. „Die Catapult-C-Synthese lässt sich aber nicht nur zum Design von Highend-ASICs einsetzen, sondern bietet FPGA-Designern auch zahlreiche Produktivitätsvorteile“, sagte Simon Bloch, General-Manager, Design Creation und Synthesis Division, Mentor Graphics. „Durch die enge Zusammenarbeit mit Altera haben wir erfahren, wie wir dem FPGA-Designer noch größere Vorteile liefern können. Aufgrund dieser Partnerschaft können Altera und Mentor Graphics den Kunden eine neue, effizientere Auswahl zur Implementierung von hochleistungsfähigen DSP-Funktionen in ihre Designs der nächsten Generation bieten.“ „Das Hinzufügen unserer Accelerated Libraries zu den Catapult-C-Synthesewerkzeugen ist ein weiterer wichtiger Schritt in unserer Partnerschaft mit Mentor Graphics und bietet unseren Kunden verbesserte Produktivität und gesteigerte Funktionalität für ihre Designs“, erklärte Udi Landen, Vice-President Software und IP Engineering bei Altera. „Die Leistungssteigerungen, die sich mit dem Werkzeug realisieren lassen, forcieren den Einsatz von FPGAs in einer wachsenden Zahl von hochleistungsfähigen DSP-Applikationen.“ Altera schließt sich Catapult-Silicon-Vendor-Partners-Program an Altera hat sich dem Catapult-Silicon-Vendor-Partners- (SVP) Programm angeschlossen, das es ASIC-, FPGA- und Halbleiter-Foundry-Unternehmen erlaubt, ihren Kunden Catapult-Bibliotheken anzubieten. Gemäß den Bestimmungen des Programms haben Mentor Graphics und Altera umfangreiche Tests durchgeführt, um die Qualität und Zuverlässigkeit der Catapult-Bibliotheken mit Alteras IP und FPGA-Technologie zu gewährleisten. Demzufolge können die Altera-Kunden beim Einsatz der Catapult-C-Synthesewerkzeuge zur Implementierung von Hardware in die FPGA-Technologie von Altera eine gesteigerte Effizienz und geringeres Risiko erwarten.

Über Mentor Graphics Mentor Graphics Corporation (Nasdaq: MENT) gehört zu den weltweit führenden Unternehmen, die Software- und Hardwarelösungen für die Entwicklung elektronischer Schaltungen anbieten. Zu Mentors Portfolio gehören Produkte, Beratungs- und Supportdienstleistungen, auf die die weltweit erfolgreichsten Elektronik- und Halbleiterhersteller vertrauen und dies mit der Verleihung zahlreicher Auszeichnungen an Mentor zum Ausdruck gebracht haben. Das 1981 gegründete Unternehmen erzielte in den zurückliegenden zwölf Monaten einen Gesamtumsatz von über 800 Mio. US-Dollar und beschäftigt weltweit ca. 4.200 Mitarbeiter. Der Hauptsitz von Mentor Corporate befindet sich den USA, 8005 S.W. Boeckman Road, Wilsonville, Oregon 97070-7777; Die Adresse der Niederlassung im Silicon Valley lautet: 1001 Ridder Park Drive, San Jose, Kalifornien 95131-2314. Weitere Informationen unter: www.mentor.com