Mentor Graphics HDL Designer Series mit SystemVerilog-Unterstützung verbessert Design-to-Verification-Produktivität

WILSONVILLE, Oregon/USA, 14. November 2007 – Mentor Graphics gab bekannt, dass es zur Unterstützung der zunehmenden Verbreitung des SystemVerilog-Standards ihre HDL Designer Series um eine Plattform für die Implementierung von SystemVerilog erweitert hat. Die Produkte der HDL Designer Series von Mentor Graphics beschleunigen die Wiederverwendung von Register-Transfer-Level- (RTL) Designs, optimieren die Designerstellung und initiieren die Synthese und den Verifikationsprozess komplexer ASIC- (Application-Specific Integrated Circuit) und FPGA- (Field-Programmable Gate Array) Designs. Heutzutage wird bei bis zu 80 Prozent der neuen ASIC- und FPGA-Designs RTL-Code von früheren Designs wieder verwendet. Die HDL Designer Series bildet eine optimale Design- und Verifikationsumgebung, um komplexe Designs mit Hilfe von VHDL, C/C++, PSL, Verilog, gemischten Sprachen und nun auch SystemVerilog zu entwickeln und zu verwalten. Im Gegensatz zu traditionellen Hardwarebeschreibungssprachen (HDL – Hardware Description Language) verwendet SystemVerilog einen objekt-orientierten Designstil, der eine Fülle neuer Spracheigenschaften bietet. Lösungen wie die HDL Designer Series mit SystemVerilog Unterstützung senken für Hardwaredesign- und Verifikations-Ingenieure die Akzeptanzschwelle, da sie nicht nur eine einheitlichte Umgebung für alle HDLs bieten, sondern auch die Komplexität der objekt-orientierten Programmierung reduzieren. Demzufolge kann die HDL Designer Series die Produktivität des Designers erheblich verbessern, indem sie die Designzeit beschleunigt und optimiert. Dies geschieht durch automatische Evaluierung der RTL-Code-Qualität, Designintegrität und -analyse sowie der Designvisualisierung für effiziente Wiederverwendung von Designs. Die HDL Designer Series bietet die nahtlose Integration von sowohl ASIC-Flows, als auch FPGA-Flows in die Mentor Graphics Tool-Umgebung, die zusätzlich unterstützende Anwendungen wie: Simulation, Formale-Verifikation, Hardware-Emulation, Synthese und Place-and-Route- (P&R) integriet hat, was eine hohe Qualität bei der Wiederverwendung und Portabilität von Designs gewährleistet. „Mentor, einer der führenden SystemVerilog-Anwender unter den EDA-Unternehmen, bietet eine optimale Design- und Verifikationsumgebung, welche die Methodiken adressiert, die für die heutigen Designkomplexitäten erforderlich sind“, kommentierte Mike Baird, President von Willamette HDL, Industrieexperte und Schulungsanbieter für SystemVerilog. „Mentors Unterstützung von SystemVerilog durch die HDL-Werkzeuge unterstreicht ihr Engagement entsprechend den Kundenanforderungen und zur Produktivitätsverbesserungen.“ Weitere wichtige Merkmale der HDL Designer Series sind: die Dokumentation für Designprüfungen, die Kommunikation zwischen Designgruppen und der Aufbau eines Archivierungssystems für zukünftige Wiederverwendung (IP repository). Innerhalb von Minuten können Designer eine interaktive Website erstellen, um Designs zur effektiven Entwicklung und Kommunikation sowohl textuell als auch graphisch zu beschreiben. „HDL Designer für SystemVerilog ist eine höchst produktive Umgebung für die Erstellung, Wiederverwendung und Verifikation von Designs“, sagte Glenn Perry, General-Manager der Design-Creation-Business-Unit von Mentor Graphics. „Unser Ziel ist es, Designteams zu helfen, die Produktivität durch die Wiederverwendung von RTL-Code und Anwendung neuer Standards wie SystemVerilog signifikant zu verbessern.“ HDL Designer Series mit SystemVerilog-Unterstützung Die Produkte der HDL Designer Series unterstützen in der aktuellen Version folgende SystemVerilog-Funktionen: Support für gemischte Sprachen und Dialekte Assertions und Coverage-Reports Zur Erstellung strukturierter Designs besteht die Möglichkeit, SystemVerilog IEEE-P1800-Komponenten mit Verilog `95-kompatiblen Port-Beschreibungen in Verilog `95 BD/IBD zu instanzieren Automatische Erkennung der benutzten Sprache und des „Top-Designs“ „Where Used“- und „Where Bound“- Reports Neue Browser-Objekte: SystemVerilog-packages, programm blocks, interfaces und classes. Hierarchische Browser-Optionen: programm blocks, interfaces und class instances Datei-Templates für neue Objekte wie: packages und classes Cross-Highlighting Aktualisierte Viewpoint-Optionen Verfügbarkeit Die HDL-Designer-Lösung mit SystemVerilog ist ab sofort erhältlich. Weitere Informationen finden Sie unter: www.mentor.com/hdl

Über Mentor Graphics Mentor Graphics Corporation (Nasdaq: MENT) gehört zu den weltweit führenden Unternehmen, die Software- und Hardwarelösungen für die Entwicklung elektronischer Schaltungen anbieten. Zu Mentors Portfolio gehören Produkte, Beratungs- und Supportdienstleistungen, auf die die weltweit erfolgreichsten Elektronik- und Halbleiterhersteller vertrauen und dies mit der Verleihung zahlreicher Auszeichnungen an Mentor zum Ausdruck gebracht haben. Das 1981 gegründete Unternehmen erzielte in den zurückliegenden zwölf Monaten einen Gesamtumsatz von über 800 Mio. US-Dollar und beschäftigt weltweit ca. 4.200 Mitarbeiter. Der Hauptsitz von Mentor Corporate befindet sich den USA, 8005 S.W. Boeckman Road, Wilsonville, Oregon 97070-7777; Die Adresse der Niederlassung im Silicon Valley lautet: 1001 Ridder Park Drive, San Jose, Kalifornien 95131-2314. Weitere Informationen unter: www.mentor.com