Mentor Graphics und Calypto Design Systems bieten kundenerprobten ESL-Synthese- und Verifikations-Flow

Catapult-C-Synthese und Sequential-Equivalence-Checker bilden integrierte Lösung zur effizienten Synthese und Verifikation von ANSI C++

WILSONVILLE, Oregon/USA, 18. Januar 2008 - Mentor Graphics Corporation kündigt die Verfügbarkeit eines neuen Electronic-System-Level- (ESL) Hardware-Design- und Verifikations-Flows an, der das Catapult-C-Synthesewerkzeug von Mentor mit dem Sequential-Equivalence-Checker (SLEC) von Calypto Design Systems kombiniert. Der integrierte Flow, der sich bei zahlreichen Kundenerprobungen weltweit bewährt hat, zum Beispiel kürzlich bei STARC, ist eine effektive Lösung, um qualitativ hochwertige Designs von reinem ANSI C++ nach RTL zu synthetisieren und die korrekte Funktion des resultierenden RTL-Designs mit formalen Methoden zu verifizieren. Die Ergebnise dieser Kundentests bestätigen die Eignung des Design-Flows von Mentor/Calypto für den breiten Produktionseinsatz durch Unternehmen, die ESL-Methodiken für das Hardwaredesign verwenden. Diese beiden erstklassigen Designwerkzeuge bilden eine integrierte Lösung für die Synthese und Verifikation von ANSI C++. Mit dem Catapult-C-Synthesewerkzeug können Hardwaredesigner optimierte RTL-Beschreibungen 10 bis 100 Mal schneller als mit manuellen Designmethoden erzeugen und mit Calyptos SLEC sind sie in der Lage, ohne Testbenches oder Assertions die funktionale Äquivalenz des RTL-Designs mit dem Modell auf Systemebene zu verifizieren. SLEC nutzt sequentielle Analysetechniken um zu überprüfen, ob die Funktionalität des von Catapult C generierten RTL-Codes mit dem original ANSI-C++-Quellcode übereinstimmt. Die Integration von Catapult-C-Synthesewerkzeug und SLEC steigert die Produktivität des Designers, da sie dem Anwender eine schnelle, vollständige, vektorlose Design- und Verifikations-Methodik zur Verfügung stellt. „Bei High-Level-Synthesewerkzeugen muss unbedingt überprüft werden, ob die Funktionalität der High-Level-C-Beschreibung dem generierten RTL-Code der Werkzeuge entspricht“, sagte Herr Haruhisa Kashiwagi, Senior-Manager, System Level Design Group, Development-2 von STARC. „Während unseres ASUKA-II-Projekts haben wir den Catapult-C-Synthese/SLEC-Flow von Mentor Graphics und Calypto Design Systems evaluiert. Anhand mehrer Beispiele konnten wir verifizieren, dass der vom Catapult-C-Synthesewerkzeug generierte RTL-Code die gleiche Funktionalität aufweist wie der High-Level-Quellcode. Wir waren in der Lage, dies in einer kurzen Zeitspanne durchzuführen und stellten dabei eine nahtlose Integration zwischen den beiden Werkzeugen fest. Wir glauben, dass dies ein sehr wertvoller Flow für Unternehmen ist, die an ESL-Methoden für das Hardwaredesign interessiert sind.“ Mit dieser Integration können Anwender der Catapult-C-Synthesewerkzeuge automatisch RTL-Code aus einer reinen ANSI-C++-Beschreibung generieren und dann die Setup-Scripts für die SLEC-Verifikationsumgebung erzeugen. Dies gestattet es den Anwendern, sowohl die Äquivalenz zwischen reinen ANSI-C++- und RTL-Beschreibungen zu überprüfen als auch zusätzliche Designoptimierungen zu verifizieren, bevor diese zur endgültigen Schaltungsimplementierung übergeben werden. „Die Erfahrungen der Kunden mit dem SLEC/Catapult-C-Flow bestätigen, dass die ESL-Synthese und Verifikation für die breite Masse an Designs bereit ist“, sagte Tom Sandoval, Chief-Executive-Officer von Calypto Design Systems. „Das Projekt von STARC belegt die Interoperabilitäts- und Produktivitätsvorteile, die der Einsatz eines ESL-Flows für große Hardwaredesigns bringt.“ „Die Synthese und Verifikation auf Systemebene bietet bei komplexen Designs eine Effizienz, die die Designzeit reduziert und die Gesamtproduktivität erhöht. Die kürzlich von STARC durchgeführte Evaluierung hat bewiesen, dass die Mentor/Calypto-Lösung einen beträchtlichen Produktivitätsvorteil liefert und Anwender von den konkurrierenden Zwängen zunehmender Designkomplexität und immer kürzerer Time-to-Market befreit“, sagte Simon Bloch, General-Manager, Design Creation and Synthesis Division, Mentor Graphics Corp. “Wir danken STARC für die Validierung unseres integrierten ESL-Werkzeug-Flows zu Gunsten der teilnehmenden Unternehmen.“ Über Calypto Das im Jahr 2002 gegründete Unternehmen Calypto Design Systems, Inc., ermöglicht es SoC-Designteams, eine Brücke zwischen System und RTL für Halbleiterdesigns zu schlagen, was zu Kosteneinsparungen von einigen Millionen Dollar bei Designkosten und Silizium-Respins führt. Das Unternehmen bietet Softwareprodukte für führende Halbleiterunternehmen und Systemanbieter weltweit. Calypto ist ein Privatunternehmen, das mit Venture-Capital von Cipio Partners, JAFCO Ventures, Tallwood Venture Capital und Walden International gegründet wurde. Das Unternehmen ist Mitglied des Cadence-Connections-Programms, IEEE-SA, Synopsys-SystemVerilog-Catalyst-Programms und Mentor-Graphics-OpenDoor-Programms. Der Hauptsitz befindet sich in den USA: 2933 Bunker Hill Lane, Suite 202, Santa Clara, Calif. 95054. Weitere Informationen gibt es unter: www.calypto.com.

Über Mentor Graphics Mentor Graphics Corporation (Nasdaq: MENT) gehört zu den weltweit führenden Unternehmen, die Software- und Hardwarelösungen für die Entwicklung elektronischer Schaltungen anbieten. Zu Mentors Portfolio gehören Produkte, Beratungs- und Supportdienstleistungen, auf die die weltweit erfolgreichsten Elektronik- und Halbleiterhersteller vertrauen und dies mit der Verleihung zahlreicher Auszeichnungen an Mentor zum Ausdruck gebracht haben. Das 1981 gegründete Unternehmen erzielte in den zurückliegenden zwölf Monaten einen Gesamtumsatz von über 800 Mio. US-Dollar und beschäftigt weltweit ca. 4.200 Mitarbeiter. Der Hauptsitz von Mentor Corporate befindet sich den USA, 8005 S.W. Boeckman Road, Wilsonville, Oregon 97070-7777; Die Adresse der Niederlassung im Silicon Valley lautet: 1001 Ridder Park Drive, San Jose, Kalifornien 95131-2314. Weitere Informationen unter: www.mentor.com