Mentor Graphics Place-and-Route-System Olympus-SoC reduziert Design-Closure-Time durch industrieweit erste parallele Timing-Analyse- und Optimierungstechnologie

WILSONVILLE, Oregon/USA, 24. Oktober 2008 – Mentor Graphics bietet für sein Place-and-Route-System Olympus-SoC eine neue aufgabenorientierte Parallelisierungstechnologie, die durch paralleles Ausführen von Timing-Analyse und Optimierungsaufgaben die Design-Closure-Time erheblich reduziert. So lässt sich zum Beispiel mit Hilfe von acht CPU-Kernen die Laufzeit für die Timing-Analyse um das Siebenfache und die Zeit bis zum Designabschluss um das Vierfache verkürzen. Um physikalische Designs innerhalb enger Time-to-Market-Zeitpläne abschließen zu können, erfordern moderne integrierte Schaltungen (ICs) eine exponentiell steigende Entwicklungsleistung. Designs werden gemäß Moore’s Law immer größer und infolge von Fertigungsschwankungen sowie Signalintegritätsproblemen auch komplizierter, denn diese müssen über viele und Prozessmodi und -ecken (MultiCornerMultiMode - MCMM) im Design selbst berücksichtigt werden. Der beste Weg, um zusätzliche Entwicklungsgeschwindigkeit zu erzielen ist es, für die rechenintensivsten Aspekte des Flows wie Timing-Analysen und Optimierungsaufgaben die volle Leistungsfähigkeit von Mehrkernprozessoren zu nutzen. Traditionelle Place-and-Route-Architekturen können die Vorteile von mehreren Prozessoren nicht innerhalb des Timing-Kernels ausschöpfen, was ihre Skalierbarkeit auf Mehrkernplattformen erheblich einschränkt. Das Olympus-SoC-Place-and-Route-System löst dieses Problem mit einer Kombination von Schlüsseltechnologien zur aufgabenorientierten Parallelisierung. Mentors Parallelisierungstechnologie ist eine feinkörnige, lock-freie Technik, die erstmals die Parallelverarbeitung der meisten rechenintensiven Analyse- und Optimierungsaufgaben innerhalb des Place-and-Route-Timing-Kernels erlaubt. Durch seine kompakte Datenstruktur mit einer unbegrenzten Anzahl von virtuellen Timing-Graphen kann das Olympus-SoC-System komplexe MCMM-Analysen sehr effizient durchführen. Um moderne Mehrkernprozessoren vollständig zu nutzen, verwendet das Olympus-SoC-System anspruchsvolle Datenflussanalysen. Diese erlauben es, dass parasitäre Extraktion, Laufzeit, MCMM-Signalintegrität, Timing und Leistungsanalyse-Aufgaben parallel auf mehreren CPUs ohne den sonst bei traditionellen Architekturen üblichen Locking- und Synchronisierungs-Overhead ausgeführt werden. Um qualitativ hochwertige Ergebnisse und optimale Turnaround-Zeiten für Layouts zu gewährleisten, bestimmt das System für jeden spezifischen Schritt des IC-Design-Flows die optimale Strategie für die Partitionierung sowie für feinkörnige und grobkörnige Parallelisierung. Werden CPUs hinzugefügt, lässt sich das Olympus-SoC-System linear skalieren. Anwender können somit selbst ihre größten Designs im Zeitplan vollenden. „Führende Kunden wechseln immer häufiger zur Olympus-SoC-Lösung, um qualitativ hochwertige Ergebnisse und die kürzesten Designzeiten zu erhalten“, sagte Joseph Sawicki, Vice-President und General-Manager der Design-to-Silicon Division von Mentor Graphics. „Andere Place-and-Route-Werkzeuge prahlen mit Multithreading und Multitasking, aber keines dieser Produkte verfügt über Fähigkeiten zur parallelen Timing-Analyse, die schnelle Multi-Corner-Multi-Mode-Analysen und Optimierungen ermöglichen. Letztendlich bestimmen aber genau diese die Gesamtzeit bis zum Designabschluss. Die Erfolge bei Highend-SoC-Produkten untermauern die Vorzüge der Mentor-Lösung und warum Kunden diese für ihre Highend-Produkte wählen.“ „Wir verwendeten die neue Timing- und Optimierungs-Technologie von Olympus-SoC für das äußerst komplizierte EMMA-Design mit über 30 Millionen Gattern, vier Modi und vier Corner, einem 200-MHz-Taktgenerator und über 150 abgeleiteten Takten“, sagte Herr Masao Hirasawa, General-Manager, Digital Consumer LSI Division, NEC Electronics Corporation. „Die EMMA-Plattform wurde speziell für digitale Audio/Video-Applikationen wie Settop-Boxen, digitale Fernseher und DVD-Rekorder entwickelt und bietet diesen Vielseitigkeit und Leistungsfähigkeit durch MPEG-Signalverarbeitungs-Kerntechnologien. Es war eine große Herausforderung für uns, das Design innerhalb unseres engen Zeitplans abzuschließen. Wir sind sehr beeindruckt von der Leistungssteigerung mit Olympus-SoC, die eine Reduzierung der Designabschlusszeit um das nahezu Vierfache bot. Auch die Verbesserungen bei der Gesamtleistungsfähigkeit und Produktivität, die wir mit Olympus-SoC in unserem Designflow erzielen konnten, haben uns sehr gefreut.“ „Ein schneller Abschluss des physikalischen Designs für moderne 65-, 45- und 40-Nanometer-SoCs ist für unsere Wettbewerbsfähigkeit von entscheidender Bedeutung. Wir sind immer auf der Suche nach den besten Technologien, um dem hohen Druck bei den Markteinführungszeiten gerecht zu werden“, sagte Shoji Ichino, General-Manager der Technology Development Division von Fujitsu Microelectronics Limited. „Olympus-SoC ist bereits Teil unseres Reference-Design-Flow- (RDF) Kits, das für viele moderne Designs zum schnellen Abschluss komplexer MCMM-Designs genutzt wurde. Der neue vollständig parallel arbeitende Olympus-SoC-Timer ermöglicht uns einen viel schnelleren Turnaround für diese Designabschlüsse, da er die Vorteile moderner Mehrkernprozessoren voll ausnutzt.“ Verfügbarkeit Die aufgabenorientierte Parallelisierung ist ab sofort als optionale Erweiterung für das Olympus-SoC-Place-and-Route-System erhältlich. Mentor Graphics ist ein eingetragenes Warenzeichen und Olympus-SoC ist ein Warenzeichen der Mentor Graphics Corporation. Alle übrigen Unternehmens- oder Produktnamen sind eingetragene Warenzeichen oder Warenzeichen ihrer jeweiligen Besitzer.

Über Mentor Graphics Mentor Graphics Corporation (Nasdaq: MENT) gehört zu den weltweit führenden Unternehmen, die Software- und Hardwarelösungen für die Entwicklung elektronischer Schaltungen anbieten. Zu Mentors Portfolio gehören Produkte, Beratungs- und Supportdienstleistungen, auf die die weltweit erfolgreichsten Elektronik- und Halbleiterhersteller vertrauen und dies mit der Verleihung zahlreicher Auszeichnungen an Mentor zum Ausdruck gebracht haben. Das 1981 gegründete Unternehmen erzielte in den zurückliegenden zwölf Monaten einen Gesamtumsatz von über 850 Mio. US-Dollar und beschäftigt weltweit ca. 4.500 Mitarbeiter. Der Hauptsitz von Mentor Corporate befindet sich den USA, 8005 S.W. Boeckman Road, Wilsonville, Oregon 97070-7777; Die Adresse der Niederlassung im Silicon Valley lautet: 1001 Ridder Park Drive, San Jose, Kalifornien 95131-2314. Weitere Informationen unter: www.mentor.com