Mentor Graphics unterstreicht Low-Power-Strategie durch neue Vista-Plattform

Modellierung, Analyse und Optimierung der Leistungsaufnahme auf Transaktionsebene

DESIGN AUTOMATION CONFERENCE, San Franzisko/USA, 27. Juli 2009 - Mentor Graphics kündigt mit Vista eine weitere Produktplattform mit umfangreichen Funktionen zur Lösung der Low-Power-Herausforderungen an und unterstreicht damit seine Low-Power-Strategie. Die Vista-Plattform unterstützt umfassendes Architekturdesign und Prototyping und erlaubt Anwendern die Modellierung, Analyse und Optimierung der Leistungsaufnahme auf Transaktions-Abstraktionsebene. Das Vista-Produkt ist eine Ergänzung zu anderen Mentor-Produkten wie dem High-level-Synthesewerkzeug Catapult C, der funktionalen Verifikationsplattform Questa, der Place-und-Route-Plattform Olympus-SoC sowie dem PI-Power- und Analysewerkzeug HyperLynx. Gemeinsam bieten diese Tools eine durchgängige Lösung für Low-Power-Design, Verifikation und Implementierung. „Low-Power hat sich zum Hauptunterscheidungsmerkmal beim Design von elektronischen Systemen entwickelt“, sagte Walden C. Rhines, Chairman und CEO, Mentor Graphics. „Mentors Low-Power-Strategie hat zum Ziel, in jedem Stadium des Design- und Verifikationsflusses die Leistungsaufnahme des Gesamtsystems zu minimieren und bietet das umfassendste Paket an Low-Power-Technologien. Anwender können damit exakt das implementieren, was sie benötigen.“ Die Vista-Plattform Die Vista-Plattform ermöglicht es Ingenieuren, die Leistungsaufnahme auf Transaktions-Architekturebene mit Hilfe moderner Power-Bewertungsrichtlinien lange vor der Implementierung zu modellieren. Zudem gestattet sie basierend auf den Attributen des Technologieprozesses der IP-Blöcke der Ziel-Implementierung die Annotation eines wesentlich genaueren Power-Verhaltens. „Unsere Speicherlösungen sind von Natur aus sehr komplex. Deshalb ist es entscheidend, dass wir die Anforderungen und Fähigkeiten eines Systems verstehen, bevor wir eine Systemarchitektur wählen“, sagte Terry Doherty, Ingenieur bei Emulex. „Mit Hilfe der neuen Vista-Plattform von Mentor können wie die Systemarchitektur frühzeitig im Designprozesses modellieren, die Systemperformance quantifizieren und Architektureinschränkungen identifizieren. Dadurch erhalten wir rasch eine optimale Systemarchitektur, die alle Lösungsanforderungen erfüllt. Ohne diesen hohen Analysegrad wären wir nicht in der Lage, die Performance vor der Systemimplementierung vorherzusagen.“ Mit ihren Low-Power-Electronic-System-Level- (ESL) Designwerkzeugen bietet Mentors Vista-Plattform eine „schichtweise“ Verhaltens-, Timing- und Power-Modellierungs-Designtechnologie in Verbindung mit dem „Transaction-level Modeling Standard“ (TLM-2.0) SystemC, der von der Open SystemC Initiative (OSCI) unterstützt wird. Vista ist eine moderne Designplattform, die es Chipdesignern und Systemarchitekten erlaubt, realisierbare Entscheidungen über die Hardware/Software-Partitionierung und Architekturstrukturen zu treffen. Mit dem fortschrittlichen Debug- und Analyse-Werkzeugen können Anwender systemweite Funktionalität verifizieren, Systeme unter realistischer Auslastung analysieren und optimieren und Systemressourcen für optimale Performance und Leistungsaufnahme abstimmen. Zudem sind sie in der Lage, verschiedene Spannungsskalierungs- und Shutdown-Techniken zu untersuchen und die effizienteste Power-Management-Strategie anzuwenden. Als Folge davon können Designer für die Zielapplikation eine kostengünstige Architektur mit adäquater Bandbreite garantieren. In Anbetracht der Abstraktion und schnellen Simulation der Hardwaredarstellung kann ein Modell des Systems als virtuelle Plattform zur frühen Softwareentwicklung, Analyse und Validierung genutzt werden. Dazu gehört auch die Möglichkeit, die Leistungsaufnahme während der Ausführung der Anwendungssoftware zu profilieren. „Bei den heutigen Anwendungen hat sich die Leistungsaufnahme zu einer der wichtigsten Anforderungen entwickelt“, sagte Guy Moshe, General-Manager und Director von Mentor Graphics ESL/HDL Design Creation Division. „Wir glauben, dass das Power-Management in einem frühen Designstadium, weit vor der Implementierung, für unsere Kunden sehr nützlich ist, um ihre Produkte besser zu differenzieren und Low-Power-Geräte zu produzieren.“ Mentors ESL-Designwerkzeuge Mentor bietet einen in der Industrie führenden ESL-Designflow, der sich von Design und Prototyping auf Architekturebene mit Vista bis hin zur High-level-Synthese mit Catapult C erstreckt. Der ESL-Flow des Unternehmens erlaubt es Chipdesignern und Systemarchitekten, Multi-Core-Plattformen bezüglich Performance und Leistungsaufnahme zu optimieren, bietet dem Softwareteam in einem frühen Stadium des Entwicklungsprozesses eine virtuelle Plattform der Hardware und synthetisiert High-level-IP-Beschreibungen in RTL auf effiziente Weise. Mentors ESL-Lösung basiert auf skalierbaren Designmethodiken und Marktstandards. Sie ist eng mit RTL-Design- und Verifikations-Flows gekoppelt. Verfügbarkeit Die Vista-Plattform ist ab sofort verfügbar. Weitere Produktinformationen gibt es unter: www.mentor.com/esl (Mentor Graphics, Mentor, Questa, Hyperlynx und Catapult sind eingetragene Warenzeichen und Vista und Olympus-SoC sind Warenzeichen der Mentor Graphics Corporation. Alle übrigen Unternehmens- oder Produktnamen sind eingetragene Warenzeichen oder Warenzeichen ihrer jeweiligen Besitzer.)

Über Mentor Graphics Mentor Graphics Corporation (Nasdaq: MENT) gehört zu den weltweit führenden Unternehmen, die Software- und Hardwarelösungen für die Entwicklung elektronischer Schaltungen anbieten. Zu Mentors Portfolio gehören Produkte, Beratungs- und Supportdienstleistungen, auf die die weltweit erfolgreichsten Elektronik- und Halbleiterhersteller vertrauen und dies mit der Verleihung zahlreicher Auszeichnungen an Mentor zum Ausdruck gebracht haben. Das 1981 gegründete Unternehmen erzielte in den zurückliegenden zwölf Monaten einen Gesamtumsatz von über 800 Mio. US-Dollar und beschäftigt weltweit ca. 4.425 Mitarbeiter. Der Hauptsitz von Mentor Corporate befindet sich den USA, 8005 S.W. Boeckman Road, Wilsonville, Oregon 97070-7777; Die Adresse der Niederlassung im Silicon Valley lautet: 1001 Ridder Park Drive, San Jose, Kalifornien 95131-2314. Weitere Informationen unter: www.mentor.com