Mentor Graphics Calibre-Co-Entwicklung der iLVS-Spezifikation von TSMC vereinfacht Modellierung moderner ICs für die physikalische Verifikation
WILSONVILLE, Oregon/USA, 04. Juni 2010 - Mentor Graphics unterstützt mit Calibre nmLVS nun auch die interoperablen iLVS-Regelspezifikationen, die TSMC für neue Designkits verwendet. Anwender können damit komplexe IC-Designregeln definieren und individuell anpassen. Mit iLVS wird sowohl die Kompatibilität mit den TSMC-Spezifikationen gewährleistet als auch Optimierungen für die Werkzeuge von verschiedenen EDA-Anbietern ermöglicht.

Mit iLVS, das gemeinsam von Mentor und TSMC entwickelt wurde, wird die Syntax der Regeldefinitionen von der zugrundeliegenden Regelimplementierung separiert. Das erlaubt es Mentor, die zugrundeliegende Implementierung zu optimieren, wodurch sich für die Anwender der Aufwand zur Erstellung des Regelsatzes reduziert. Mit Hilfe von iLVS in Verbindung mit den Advanced-Device-Property- (ADP) Funktionen von Calibre nmLVS kann der Calibre-Anwender auch Module für die Device-Extraktion erstellen. Dies gestattet die Wiederverwendung von Device-Modellen und vereinfacht die individuelle Modellerstellung mit speziellen Parametern. Bisher erforderten solche Anpassungen die Bearbeitung von komplexen SVRF-Skripten.

iLVS ist eine von zwei Sprachen, die TSMC und Mentor Graphics gemeinsam entwickelt haben: iDRC und iLVS – zur Beschreibung der physikalischen Verifikation und Layout-vs.-Schematic- (LVS) Regeln. Darüber hinaus unterstützt Mentor die iRCX-Syntax von TSMC. Den Anwendern steht somit ein vollständiges Paket mit interoperablen Verifikationslösungen von Mentor zur Verfügung. Die Definitionen gestatten TSMC und seinen Kunden das Erstellen von Verifikations-Decks, die sowohl mit den Mentor-Calibre-Werkzeugen arbeiten, als auch mit anderen Verifikationsprodukten, die diese Spezifikationen unterstützen. Zudem erlauben sie es Mentor, die Implementierungen unabhängig zu optimieren, wenn die darunter liegenden Prozessregeln von TSMC aktualisiert werden, ohne Einbußen für die Performance bei den Endanwendern.

„Die iDRC-, iLVS- und iRCX-Sprachen nützen sowohl TSMC als auch seinen Kunden, da sie es erlauben, komplexe Verifikationsregeln für jeden unserer Prozesse zu definieren und kundenspezifisch anzupassen. Diese können dann mit Verifikationswerkzeugen von allen Anbietern verwendet werden, die diese Sprachen unterstützen“, sagte Tom Quan, Direktor EDA Alliances Marketing bei TSMC. „Das ermöglicht uns und unseren Kunden, Designregeln problemlos an neue Anforderungen oder spezielle Situationen anzupassen, ohne verschiedene Werkzeug-Flows dafür testen oder anpassen zu müssen. Wir haben bei der Definition der Architektur und Syntax dieser Sprachen sehr eng mit Mentor zusammengearbeitet und die Validierung auf der Calibre-Tool-Suite, unserer primären Verifikationsplattform, durchgeführt.“

„Unsere Zusammenarbeit mit TSMC bei der Definition von iDRC und iLVS sowie der Unterstützung von iRCX erleichtert unseren gemeinsamen Kunden die Implementierung ihrer eigenen IP in TSMC-Decks und gewährleistet dabei gleichzeitig hochperformante Implementierung als auch die Einhaltung der TSMC-Spezifikationen“, kommentierte Michael Buehler-Garcia, Direktor Calibre Design Solutions Marketing bei Mentor Graphics. „Durch diese Zusammenarbeit gewährleistet TSMC, dass ihre Designrichtlinien konsistent an alle qualifizierten Anbieter geliefert werden. Zugleich kann Mentor seine proprietären Technologien nutzen, um weiterhin die in der Industrie führende Verifikationsplattform anzubieten. Dabei ist der den Decks zugrundeliegende Code auf Schnelligkeit und Effizienz optimiert.“

iDRC, iLVS und iRCX basieren auf der Open-Source-Sprache TCl, erweitert um spezielle Verifikationsfunktionen. Sie wurden auf der Calibre-Plattform für 65-nm- und 40-nm-Designs, die bei TSMC gefertigt wurden, validiert, und werden als Teil des TSMC-Referenz-Flows für 28-nm-Designs eingeführt. Um optimale Laufzeit-Performance zu erzielen, konvertiert die Calibre-Implementierung iDRC-, iLVS- und iRCX-Decks in optimierte, native Calibre-SVRF-Aufrufe. Die Calibre-Implementierung enthält auch einen interaktiven TCL-Debugger mit Breakpoints und Monitore für Variablen, integriert mit einem Layout-Debugger, der Teil des Calibre-Results-Viewing-Environments (RVE) ist, zusammen mit einem speziellen Inline-SVRF-Viewer.

(Mentor Graphics und Calibre sind eingetragene Warenzeichen der Mentor Graphics Corporation. Alle übrigen Unternehmens- oder Produktnamen sind eingetragene Warenzeichen oder Warenzeichen ihrer jeweiligen Besitzer.)
Über Mentor Graphics

Mentor Graphics Corporation (Nasdaq: MENT) gehört zu den weltweit führenden Unternehmen, die Software- und Hardwarelösungen für die Entwicklung elektronischer Schaltungen anbieten. Zu Mentors Portfolio gehören Produkte, Beratungs- und Supportdienstleistungen, auf die die weltweit erfolgreichsten Elektronik- und Halbleiterhersteller vertrauen und dies mit der Verleihung zahlreicher Auszeichnungen an Mentor zum Ausdruck gebracht haben. Das 1981 gegründete Unternehmen erzielte in den zurückliegenden zwölf Monaten einen Gesamtumsatz von über 800 Mio. US-Dollar und beschäftigt weltweit ca. 4.425 Mitarbeiter. Der Hauptsitz von Mentor Corporate befindet sich den USA, 8005 S.W. Boeckman Road, Wilsonville, Oregon 97070-7777; Die Adresse der Niederlassung im Silicon Valley lautet: 1001 Ridder Park Drive, San Jose, Kalifornien 95131-2314. Weitere Informationen unter: www.mentor.com
 
 
 
» Siemens EDA
» Presse Informationen
» Presse-Information
Datum: 04.06.2010 11:00
Nummer: 26/10
» Kontakt
Mentor Graphics (Deutschland) GmbH
Arnulfstr. 201
80634 München
Mark Croft
Tel.: +44-1635-811425
Mobile: +44-7785-310173
mark_croft@mentor.com
www.mentor.com
» Kontakt Agentur
MEXPERTS AG
Trimburgstr. 2
81249 München
Ansprechpartner
Rolf Bach / Peter Gramenz
Tel.:  +49 (0)89/ 89 73 61-0
Fax  +49 (0)89/ 89 73 61-29
peter.gramenz@mexperts.de
www.mexperts.de
» Weitere Meldungen
14.11.2024 11:00
Siemens präsentiert KI-gestützte Software der nächsten Generation für das Design elektronischer Systeme

04.11.2024 15:00
Siemens und CELUS kooperieren bei KI-gestütztem Leiterplattendesign für KMUs

28.08.2024 15:00
Siemens - Digital Twin Technologie verschafft Orient Express Racing Team & K-Challenge Vorsprung beim America’s Cup

24.05.2024 11:00
Siemens vereinfacht mit Catapult AI NN die Entwicklung von KI-Beschleunigern für fortschrittliche System-on-Chip-Designs

13.03.2024 15:15
Siemens demonstriert erste Pre-Silicon-Simulationsumgebung für die Arm Cortex-A720AE für Software Defined Vehicles