Neue Funktionen von Mentor Graphics Questa-Plattform steigern Produktivität über das gesamte Verifikationsspektrum
WILSONVILLE, Oregon/USA, 19. April 2012 – Mentor Graphics bietet mit der Version 10.1 seiner funktionalen Verifikationsplattform Questa eine integrierte Lösung, die einen Wandel bei der funktionalen Verifikation komplexer System-on-Chip- (SoC) und FPGA-Designs herbeiführen wird. Die neue Version erweitert Mentors Technologieführerschaft im Bereich Verifikationsproduktivität durch gesteigerte Leistungsfähigkeit bei der Simulation und Verifikation, verbesserten Support für die Universal Verification Methodology (UVM), beschleunigte Coverage-Closure und mit der derzeit umfangreichsten Unterstützung des Unified Power Format (UPF) bei der Low-Power-Verifikation.

„Die funktionale Verifikationsplattform Questa integriert modernste Technologien, die die wesentlichen Herausforderungen bei der Verifikation komplexer SoC-, ASIC- und FPGA-Designs adressieren“, sagte John Lenyo, Vice-President und General-Manager der Design-Verification-Technology-Division von Mentor Graphics. „Designteams suchen nach Lösungen, die den Gesamtdurchsatz bei der Verifikation erhöhen, die Qualität der Verifikation verbessern, die Einführung neuer Methoden beschleunigen und eine effiziente Analyse der Verifikationsergebnisse ermöglichen. Die neue Version der Questa-Plattform stellt in Verbindung mit unserer umfangreichen Verification-Academy-Website Verifikationsteams rund um den Globus diese leistungsfähigen Verifikationslösungen und ‚Know-how‘ zur Verfügung.“

Leistungsfähige Simulation und Verifikation: Der Bedarf an zusätzlicher Leistungsfähigkeit steht im Mittelpunkt eines jeden funktionalen Verifikationsprozesses. Die Questa-Version 10.1 führt eine neue Multi-Core-Simulationstechnologie ein. Questa Multi-Core eignet sich für große Designs, die die Vorteile moderner Computersysteme nutzen können, indem sie das Design so aufteilen, dass es auf mehreren CPUs oder Computern parallel ablaufen kann. Dies geschieht unter Beibehaltung einer einzelnen Datenbank für Debugging und Coverage-Closure. Questa Multi-Core ist ideal einsetzbar für große Designs mit langen Simulationszeiten, bei denen Anwender, je nach der Anzahl der verwendeten Kerne, eine zwei- bis fünffache Laufzeitverbesserung erzielen können. Zudem erleichtet die Compiler- und Simulations-Engine von Questa 10.1 die Erstellung einer gemeinsamen Testbench für den Einsatz mit den Questa-Simulations- und Veloce-Emulations-Plattformen und schafft somit einen schnellen Weg zur Leistungssteigerung.

Maßgebliche Unterstützung für die UVM: Mentor setzt seine in der Industrie führende Rolle bei der Förderung der UVM-Einführung weiter fort. Das Unternehmen erleichtert es Verifikationsteams, ihre speziellen Ziele beim Einsatz der UVM zu erreichen. Die Questa-10.1-Plattform ist die erste Verifikationsplattform mit UVM-orientierten Debug-Lösungen, die Ingenieuren wichtige Informationen über den Betrieb ihrer dynamischen, klassenbasierten Testbenches gibt. Dies geschieht im vertrauten Rahmen von Quellcode und Funktionsdarstellung, die RTL-Designer bereits seit Jahren nutzen. Mit zusätzlichen UVM-spezifischen Darstellungen zeigt Questa 10.1 die Komponentenhierarchie, einen Verzeichnisbaum mit Klassendefinitionen sowie andere UVM-Einstellungen, die für eine Testbench spezifisch sind und macht so die Funktionsweise der Verifikationsumgebung verständlicher. Zusammen mit UVM Express, UVM Connect und UVM Questa Verification IP bietet die Questa-10.1-Plattform eine einmalige Umgebung, mit der UVM-Anwender aller Knowhow-Stufen die Produktivität erreichen können, die sie benötigen, um die Anforderungen heutiger Designs zu erfüllen.

Einzigartige Lösung für Coverage-Closure: Das Managen des Verifikationsprozesses und das Erreichen der Coverage-Closure rangieren bei den heutigen Verifikationsherausforderungen an höchster Stelle und Mentor hat industrieführende Lösungen für beides.
Der Questa-Verification-Manager ist ein komplettes Werkzeugpaket zum Managen des Verifikationsprozesses, der Werkzeuge und der Daten. Den Kern bildet eine aktualisierte Unified Coverage DataBase (UCDB) mit der sich die Speicheranforderungen der Verifikationsdatei reduzieren und die Analyse- sowie Abfragezeiten verbessern lassen. Mentor hat die UCDB dem Unified Coverage Interoperability Standard (UCIS) zur Verfügung gestellt, der von der Accellera Systems Initiative unterstützt wird. Für das Prozess- und Tool-Management enthält Questa 10.1 nun einen neues Run-Manager-Control-Panel, das die Kontrolle, Konfiguration, Analyse und Automatisierung von Regressionsumgebungen erleichtert. Mit Hilfe des Questa-Run-Managers können Anwender ihre Regressionslaufzeiten von Tagen auf Stunden verkürzen.
Um die Coverage-Closure zu beschleunigen, generiert die intelligente Testbench-Automatisierung Questa inFact nicht-redundante Stimuli, mit denen sich die Coverage-Closure mehr als zehn Mal schneller als mit allen Alternativen erreichen lässt. Mit Questa 10.1 können die Anwender ihre bestehenden System-Verilog-Vorgaben und –Covergroups automatisch importieren und somit die Coverage-Closure in kürzester Zeit und mit minimalem Aufwand abschließen. Darüber hinaus generiert Questa 10.1 automatisch SystemVerilog-Covergroups, was die Erstellung und das Verständnis von Coverage-Modellen vereinfacht.

Low-Power-Verifikation: Neu in Questa 10.1 ist die Unterstützung für UPF 2.0 sowie für mehrere neue statische und dynamische Überprüfungen der Leistungsaufnahme, die sowohl für Register-Transfer-Level- (RTL) als auch Gate-Level-Power-Verifikation genutzt werden. UPF 2.0 unterstützt nicht nur IP-Blöcke und Hard-Macros, sondern ermöglicht auch einen hierarchischen Aufbau, der für die Unterstützung einer Power-Verifikations-Methodik, die sich über Block-, Subsystem- und System-Level erstreckt, erforderlich ist.

Verifikationsplattform Questa: Es ist deutlich geworden, dass keine einzelne Technologie und kein Werkzeug in der Lage ist, den hohen Grad an Verifikationsdurchsatz und –qualität zu erreichen, der zur Verifikation heutiger SoC-, ASIC- und FPGA-Designs erforderlich ist. Die Questa-Plattform verbindet modernste Verifikationswerkzeuge mit fortschrittlichen Methoden und hilft damit Designteams, den höchstmöglichen Verifikationsdurchsatz und messbarere Designqualität zu erreichen.
Über Mentor Graphics

Mentor Graphics Corporation (Nasdaq: MENT) gehört zu den weltweit führenden Unternehmen, die Software- und Hardwarelösungen für die Entwicklung elektronischer Schaltungen anbieten. Zu Mentors Portfolio gehören Produkte, Beratungs- und Supportdienstleistungen, auf die die weltweit erfolgreichsten Elektronik- und Halbleiterhersteller vertrauen und dies mit der Verleihung zahlreicher Auszeichnungen an Mentor zum Ausdruck gebracht haben. Das 1981 gegründete Unternehmen erzielte in den zurückliegenden zwölf Monaten einen Gesamtumsatz von ca. 1.015 Mio. US-Dollar. Der Hauptsitz von Mentor Corporate befindet sich den USA, 8005 S.W. Boeckman Road, Wilsonville, Oregon 97070-7777. Weitere Informationen unter: www.mentor.com
 
 
 
» Siemens EDA
» Presse Informationen
» Presse-Information
Datum: 19.04.2012 15:30
Nummer: New Questa Functionality
» Kontakt
Mentor Graphics (Deutschland) GmbH
Arnulfstr. 201
80634 München
Mark Croft
Tel.: +44-1635-811425
Mobile: +44-7785-310173
mark_croft@mentor.com
www.mentor.com
» Kontakt Agentur
MEXPERTS AG
Trimburgstr. 2
81249 München
Ansprechpartner
Rolf Bach / Peter Gramenz
Tel.: +49 (0)89/ 89 73 61-0
Fax +49 (0)89/ 89 73 61-29
peter.gramenz@mexperts.de
www.mexperts.de
» Weitere Meldungen
28.08.2024 15:00
Siemens - Digital Twin Technologie verschafft Orient Express Racing Team & K-Challenge Vorsprung beim America’s Cup

24.05.2024 11:00
Siemens vereinfacht mit Catapult AI NN die Entwicklung von KI-Beschleunigern für fortschrittliche System-on-Chip-Designs

13.03.2024 15:15
Siemens demonstriert erste Pre-Silicon-Simulationsumgebung für die Arm Cortex-A720AE für Software Defined Vehicles

29.02.2024 15:15
Siemens schließt sich der Semiconductor Education Alliance an, um dem Fachkräfte- und Talentmangel in der globalen Halbleiterindustrie zu begegnen

20.02.2024 10:00
Bahnbrechende Veloce CS-Lösung von Siemens revolutioniert Emulation und Prototyping mit drei neuen Produkten