Globalfoundries verbessert Zuverlässigkeit von ICs durch maßgeschneiderte Schaltungsprüfungen mit Mentor Graphics Calibre PERC
WILSONVILLE, Oregon/USA, 29. Mai 2012 – Mentor Graphics gibt bekannt, dass Globalfoundries seinen Kunden hilft, Überprüfungen der Zuverlässigkeit von ICs zu verbessern, indem es Calibre PERC (Programmable Electrical Rule Checker) für 28-nm-Bulk-CMOS-Design-Enablement-Flows zur Verfügung stellt. Calibre PERC gewährt Designern Zugriff auf die neuen Regeln zur Verifikation der Zuverlässigkeit von IC-Designs, die von der IBM Semiconductor Development Alliance (ISDA) entwickelt und von Globalfoundries um spezielle Überprüfungen zur Verhinderung externer Latch-ups erweitert wurden. Mit Hilfe von Calibre PERC können komplexe Regeln für Zuverlässigkeitsprüfungen vollständig automatisiert werden, welche die Integration von Schaltkreis (Netzlisten) und Layout- (GDS) Informationen erfordern. Dies macht manuelle Tabellenkalkulationen überflüssig und verringert die Gefahr von Designfehlern.

„In der Vergangenheit war die Latch-up-Verifikation auf manuelle Überprüfungen des Layouts und auf grobe Schätzungen der Widerstände von Bauelementen und Verbindungen angewiesen. Dies geschah mit Hilfe herkömmlicher Mechanismen“, sagte Bill Liu, Vice-President, Design-Enablement bei Globalfoundries. „Durch die Datenintegrationsfähigkeit von Calibre PERC können unsere Kunden nun präzise Messungen und automatische Analysen durchführen. Zum Beispiel verwenden einige unserer Kunden derzeit PERC zur exakten Bestimmung der Pfadwiderstände von komplexen Treiber-Arrays als Funktion des Abstands zwischen Bauelementen. Das erlaubt ihnen, einfach und präzise diejenigen Stellen in einer Schaltung zu ermitteln, bei denen Latch-up zu einem Problem werden könnte und entsprechende Verbesserungen vornehmen.“

Die 32/28-nm-Lösungen von Globalfoundries basieren auf der Gate-First-HKMG-Technologie, die Großserienreife erreicht hat und im Globalfoundries-Werk Fab 1 in Dresden gefertigt wird. Dieser Ansatz für HKMG bietet sowohl in Bezug auf Skalierbarkeit als auch auf Herstellbarkeit Vorteile und ermöglicht hinsichtlich Fläche und Leistungsfähigkeit die volle Skalierbarkeit im Vergleich zu 40 nm. Gleichzeitig lassen sich Prozess-Flow, Designflexibilität, Designelemente und die Vorteile aller bisherigen auf Poly-SiON-Gate-Stacks basierenden Knoten nutzen.

Calibre PERC kann komplexe Prüfungen durchführen, die notwendig sind um Zuverlässigkeitsprobleme zu adressieren, einschließlich elektrostatische Entladung (ESD), Electrical Overstress (EOS), Fehler bei der Signalverdrahtung in Schaltungen mit verschiedenen Spannungsdomänen, sowie erweiterte elektrische Rulechecks (ERC). PERC hat einzigartige Möglichkeiten elektrische Fehler aufzudecken, die sonst zu kurzfristigen, langfristigen oder sogar katastrophalen elektrischen Fehlern führen könnten. Zudem bietet sie Designern eine ganzheitliche Umgebung zum Debuggen von IC-Zuverlässigkeitsproblemen, mit einem integrierten Zugriff auf Schaltungstopologie, Schaltungs-Verbindungen, physikalisches Layout und Designregeln, wie es das sonst bei keinem anderen Werkzeug gibt. Wie die anderen Calibre-Produkte nutzt Calibre-PERC Mentors moderne SVRF- und TVF- (TCL Verifikation) Formate, mit denen schnell maßgeschneiderte Prüfungen zur Erkennung von elektrischen Designproblemen implementiert werden können.

„Calibre PERC ist sowohl in hohem Maße anpassbar als auch benutzerfreundlich“, sagte Joe Sawicki, Vice-President und General-Manager der Design-to-Silicon-Division von Mentor Graphics. „Zudem läuft es auf jeder Netzliste, ist in das restliche Calibre-Produktpaket integriert und verfügt über Schnittstellen für alle wichtigen Design-Flows. Auf diese Weise liefert es schnell und zuverlässig die Genauigkeit, die Designer zur Herstellung von erstklassigem Silizium benötigen.“

(Mentor Graphics, Mentor und Calibre sind eingetragene Warenzeichen der Mentor Graphics Corporation. Alle übrigen Unternehmens- oder Produktnamen sind eingetragene Warenzeichen oder Warenzeichen ihrer jeweiligen Besitzer.)
Über Mentor Graphics

Mentor Graphics Corporation (Nasdaq: MENT) gehört zu den weltweit führenden Unternehmen, die Software- und Hardwarelösungen für die Entwicklung elektronischer Schaltungen anbieten. Zu Mentors Portfolio gehören Produkte, Beratungs- und Supportdienstleistungen, auf die die weltweit erfolgreichsten Elektronik- und Halbleiterhersteller vertrauen und dies mit der Verleihung zahlreicher Auszeichnungen an Mentor zum Ausdruck gebracht haben. Das 1981 gegründete Unternehmen erzielte in den zurückliegenden zwölf Monaten einen Gesamtumsatz von ca. 1.015 Mio. US-Dollar. Der Hauptsitz von Mentor Corporate befindet sich den USA, 8005 S.W. Boeckman Road, Wilsonville, Oregon 97070-7777. Weitere Informationen unter: www.mentor.com
 
 
 
» Siemens EDA
» Presse Informationen
» Presse-Information
Datum: 29.05.2012 13:30
Nummer: 10/12 DE
» Kontakt
Mentor Graphics (Deutschland) GmbH
Arnulfstr. 201
80634 München
Mark Croft
Tel.: +44-1635-811425
Mobile: +44-7785-310173
mark_croft@mentor.com
www.mentor.com
» Kontakt Agentur
MEXPERTS AG
Trimburgstr. 2
81249 München
Ansprechpartner
Rolf Bach / Peter Gramenz
Tel.: +49 (0)89/ 89 73 61-0
Fax +49 (0)89/ 89 73 61-29
peter.gramenz@mexperts.de
www.mexperts.de
» Weitere Meldungen
28.08.2024 15:00
Siemens - Digital Twin Technologie verschafft Orient Express Racing Team & K-Challenge Vorsprung beim America’s Cup

24.05.2024 11:00
Siemens vereinfacht mit Catapult AI NN die Entwicklung von KI-Beschleunigern für fortschrittliche System-on-Chip-Designs

13.03.2024 15:15
Siemens demonstriert erste Pre-Silicon-Simulationsumgebung für die Arm Cortex-A720AE für Software Defined Vehicles

29.02.2024 15:15
Siemens schließt sich der Semiconductor Education Alliance an, um dem Fachkräfte- und Talentmangel in der globalen Halbleiterindustrie zu begegnen

20.02.2024 10:00
Bahnbrechende Veloce CS-Lösung von Siemens revolutioniert Emulation und Prototyping mit drei neuen Produkten