Mentor Graphics Enterprise Verification Platform vereinigt Questa und Veloce für 1000-fache Produktivitätssteigerung

WILSONVILLE, Oregon/USA, 11. April 2014 – Mentor Graphics kündigt die neue Mentor Enterprise Verification Platform (EVP) an, welche die Questa Verifikationslösung, die globale Veloce OS3 Emulation-Resourcing-Technologie und den Visualizer-Debugger in einer weltweit zugänglichen, leistungsfähigen Rechenzentrumsressource kombiniert. Mentors EVP erlaubt globales Ressourcenmanagement, das Projektteams auf der ganzen Welt unterstützt und sowohl die Produktivität der Benutzer als auch den Return-on-Investment der gesamten Verifikation maximiert. Die neue EVP ermöglicht 400- bis 10.000-fache Leistungs- und Produktivitätssteigerungen. „Mentors Version für die Verifikation ist es, eine Umgebung zur Verfügung zu stellen, bei der der Verifikationsprozess vollständig von der zugrunde liegenden Verifikationslösung abstrahiert ist, von den ersten Designüberlegungen über das Silizium bis zum Endprodukt“, sagte John Lenyo, Vice-President und General-Manager, Design Verification Technology Division, Mentor Graphics. „Mit der EVP hat Mentor die Barrieren für die Hardware-Beschleunigung beseitigt und auf Unternehmensebene eine neue Ära der Verifikation eingeleitet, welche die Funktionalität und Beobachtbarkeit von simulationsbasierter Verifikation mit der Geschwindigkeit der Emulation verbindet.“ Veloce OS3 und Mentor VIP transformieren die Emulation in eine globale, hochleistungsfähige Rechenzentrumsressource Um die Investitionen in die Emulation zu nutzen und sie als echte Verifikationsressource für Unternehmen einzusetzen, muss die Emulation eine Transformation von einem projektbezogenen Entwicklungswerkzeug zu einer vom Rechenzentrum gehosteten weltweiten Ressource vollziehen. Diese Transformation beginnt damit, die Verkabelungen von In-Circuit-Emulatoren (ICE), Geschwindigkeitsadapter und physikalische Endgeräte zu beseitigen und sie durch virtuelle Geräte zu ersetzen. Um verschiedene Projekte und rasch wechselnde Prioritäten zu unterstützen, lassen sich die Peripheriekomponenten des Veloce OS3 VirtuaLAB schnell konfigurieren. Dies ist möglich, weil VirtuaLAB auf standardmäßigen Rechenzentrumscomputern gehostet wird und nicht auf proprietärer Hardware. Der OS3-Enterprise-Server verwaltet die globalen Emulationsressourcen effizient und konsolidiert sie für kommerzielle Queue-Manager als einzelne Einheit mit hoher Kapazität. Der Enterprise-Server bestimmt die effizienteste Stelle zur Ausführung der einzelnen Aufträge. Aufgaben mit hoher Priorität erledigt er unmittelbar, indem er solche mit niedrigerer Priorität vorübergehend aussetzt. Veloce OS3 bietet dem Emulator moderne Verifikationsfunktionen einschließlich PSL/SystemVerilog-Assertions, funktionaler Coverage und Unified Power Format (UPF) für Low-Power. Das ermöglicht einen leistungsfähigen Coverage-Closure-Flow und Pre-Silizium-Leistungsanalysen von kritischen SoC-Subsystemen mit Anwendungssoftware. Um die Wiederverwendbarkeit von Testbenches zu verbessern, wurde die mit Hilfe von Standard-UVM/RTL aufgebaute Mentor-Verification-IP sowohl für Simulations- als auch für Beschleunigungsmodi entwickelt. Diese Fähigkeiten unterstützen einen reibungslosen Übergang von der Simulation zur Emulation und erlauben eine 1000-fache Leistungssteigerung gegenüber der Simulation ohne Funktionalitätsverluste. Neuer Visualizer-Debugger und neue Software-Debug -Lösung Bei System-on-Chip- (SoC) Designs verbringen die Teams einen Großteil ihrer Verifikationszeit mit dem Debugging, weshalb die Erhöhung der Debug-Produktivität vom Block zum System für ihre Verifikation entscheidend ist. Der neue Visualizer-Debugger ist eine Debug-Lösung, die eng in die Simulation und Emulation integriert ist. Er hat die Kapazität und Leistungsfähigkeit für die heutigen großen SoCs. Der Visualizer-Debugger bietet eine effiziente RTL; Gate-Level- und Testbench-Debugging einschließlich automatischer Rückverfolgung zum schnellen Auffinden der ursprünglichen Fehlerursache; Debugging auf Protokoll- und Transaktionsebene; eine vollständige Reihe von nativen klassenbasierten UVM- und SystemVerilog-Debugging-Fähigkeiten und Low-Power-UPF-Debug. All diese Funktionen sind zur schnellen Simulation und Emulation in interaktiven und Post-Simulations-Modi erhältlich. Der SoC-Signoff ist solange nicht vollständig, bis verifiziert wurde, ob ein Betriebssystem gebootet werden kann. Während sich der Emulator im Leerlauf befindet, enthält das Software-Debugging des Betriebssystems eine große „Think Time“-Komponente. OS3 überlässt diese „Think Time“ dem Off-line-Debugger, Codelink. Dieses Tool unterstützt zehnmal so viele Ingenieure wie eine Single-User-JTAG-Probe und wiederholt die Softwareausführung mit Geschwindigkeiten bis zu 100 MHz. Mit OS3 arbeitet der Emulator einen Auftrag nach dem anderen mit voller Geschwindigkeit ab, während das Software-Debugging offline durchgeführt wird. Zusammen ermöglichen diese Fähigkeiten maximale Produktivität beim Debuggen und den frühen Einsatz des Betriebssystems im Designzyklus. Einheitliche Coverage und Analyse erhöhen Qualität und Produktivität der Ergebnisse und optimieren die Emulator-Anforderungen für die Coverage-Logik Viele SoC-Projekte erhalten von mehreren Quellen Verifikationsdaten. Diese müssen intelligent zusammengeführt und ganzheitlich analysiert werden, um die Vollständigkeit der Projekte zu evaluieren. Mit Veloce OS3 und Questa 10.3 werden Assertions, Coverage und Laufzeitdaten von allen Quellen – einschließlich Emulation, formale Verifikation, Simulation, Mixed-Signal und Low-Power – in eine Datenbank geschrieben. Mit der gemeinsamen Datenbank, den Questa-Verifikations-Management-Tools und Testplänen können Verifikationsteams sofort die Coverage prüfen, ineffektive Tests lokalisieren, die Zeiten für die Zusammenführung der Daten reduzieren sowie den Regressionsdurchsatz und die Debug-Zeiten verbessern, was insgesamt die Qualität der Ergebnisse und Produktivität steigert. Die Unified Coverage Database (UCDB) der EVP, die den Unified Coverage Interoperability Standard (UCIS) unterstützt, wird auch zur Erstellung eines „intelligenteren“ Coverage-Closure-Flows genutzt. Dies geschieht mit Hilfe der Emulation und einem Verständnis für die Coverage, die bereits von anderen Verifikationslösungen erfüllt wurde, sowie intelligenter Optimierung der Coverage-Logik, die in den Emulator heruntergeladen wurde. Das spart Kompilierungszeiten und wertvolle Emulationsressourcen. Verfügbarkeit Die Mentor-Enterprise-Verification-Platform-Komponenten werden gegen Ende des zweiten Quartals 2014 allgemein verfügbar sein. (Mentor Graphics Mentor, Questa, Veloce und Codelink sind eingetragene Warenzeichen und Visualizer ist ein Warenzeichen der Mentor Graphics Corporation. Alle übrigen Unternehmens- oder Produktnamen sind eingetragene Warenzeichen oder Warenzeichen ihrer jeweiligen Besitzer.)

Über Mentor Graphics Mentor Graphics Corporation (Nasdaq: MENT) gehört zu den weltweit führenden Unternehmen, die Software- und Hardwarelösungen für die Entwicklung elektronischer Schaltungen anbieten. Zu Mentors Portfolio gehören Produkte, Beratungs- und Supportdienstleistungen, auf die die weltweit erfolgreichsten Elektronik- und Halbleiterhersteller vertrauen und dies mit der Verleihung zahlreicher Auszeichnungen an Mentor zum Ausdruck gebracht haben. Das 1981 gegründete Unternehmen erzielte in den zurückliegenden zwölf Monaten einen Gesamtumsatz von ca. 1,15 Mrd. US-Dollar. Der Hauptsitz von Mentor Corporate befindet sich den USA, 8005 S.W. Boeckman Road, Wilsonville, Oregon 97070-7777. Weitere Informationen unter: www.mentor.com