Mentor stellt die ATE-Connect-Testtechnologie mit Teradyne vor und beschleunigt damit das Debuggen und den Bring-up-Prozess von Silizium erheblich |
Die IJTAG- (IEEE 1687) Testarchitektur für Tests auf Chipebene erfährt in der Industrie breite Akzeptanz. Dennoch verfolgen viele Unternehmen sehr unterschiedliche Ansätze zur Konvertierung von Chip-Level-Testmustern in Tester-Formate sowie für das Debugging von Testpattern an automatischen Testgeräten (ATE). Folglich muss jeder spezifische Chip über Testmuster verfügen, die von DFT-Ingenieuren geschrieben und dann von Testingenieuren übersetzt werden. Nur so lässt sich jedes Szenario auf jedem Tester-Typ debuggen. Testingenieure arbeiten typischerweise auf einem detaillierten Niveau mit Taktzyklen, während DFT-Ingenieure mit IJTAG auf einem höheren Abstraktionsniveau arbeiten. Die Unterschiede zwischen den Tools und Techniken können Verwirrung stiften, wie man Chips am effizientesten debuggt. Dies kann zu langen Verzögerungen im Produktlebenszyklus von ICs führen. Mit Hilfe des TCP/IP-Netzwerkprotokolls stellt Mentors ATE-Connect-Technologie IJTAG-Befehle für den zu testenden Baustein zur Verfügung und empfängt Daten vom Baustein auf dem ATE. Dabei verbleiben die sensiblen Designinformationen im Bereich des Tessent-SiliconInsight-Tools und nur die erforderlichen Test-Stimuli werden für den zu testenden Baustein auf dem ATE bereitgestellt. Mit dieser standardisierten Netzwerkkommunikation können Kunden ihre bestehenden sicheren Netzwerke für eine nahtlose Interaktion mit Testern auf der ganzen Welt nutzen. „Unsere Kunden forderten eine bessere Lösung für die Herausforderung beim Bring-up-Prozess von Silizium“, sagte Brady Benware, Senior Marketing Director für die Tessent-Produktfamilie bei Mentor, a Siemens business. „Die direkte Verbindung der Leistungsfähigkeit von IJTAG mit dem ATE beseitigt einen signifikanten Engpass in den Debug- und Charakterisierungsprozessen der Kunden. Mit dieser Lösung können sie den Bring-up-Prozess von Silizium in der Regel innerhalb von Tagen statt Wochen durchführen.“ Zur Validierung der Gesamtlösung kündigt die Tessent-Abteilung von Mentor neben der Einführung von ATE-Connect auch die Zusammenarbeit mit Teradyne und Schlüsselkunden an. Teradyne ist ein führender Anbieter von Automatisierungstechnik für Test- und Industrieanwendungen. Mentors Tessent-Toolset mit ATE-Connect in Verbindung mit Teradynes PortBridge auf der UltraFLEX-Lösung sorgt für signifikante Produktivitätssteigerungen beim Testen/Debuggen, denn zum interaktiven Debuggen eines IP-Blocks kann nun eine DFT-Entwicklungsumgebung direkt mit dem Teradyne UltraFLEX kommunizieren. „Teradyne erfüllt durch eine Vielzahl innovativer Tools und Partnerschaften die Anforderungen unserer Kunden an eine höhere Produktivität“, erklärt Jason Zee, Vice President und General Manager der SoC Business Group, Teradyne Semiconductor Test Division. „Die Partnerschaft mit Mentor ist ein gutes Beispiel dafür, wie wir den Erfolg unserer Kunden durch die enge Zusammenarbeit mit unseren Ökosystempartnern sichern.“ Die erste interaktive Live-Demonstration wird auf der International Test Conference, 30. Oktober bis 1. November 2018, Phoenix Convention Center, Phoenix, AZ/USA, zu sehen sein. Weitere Informationen über die ATE-Connect-Technologie im Tessent SiliconInsight-Produkt gibt es unter: https://www.mentor.com/products/silicon-yield/products/silicon-insight |
Mentor Graphics Corporation, a Siemens business, gehört zu den weltweit führenden Unternehmen, die Software- und Hardwarelösungen für die Entwicklung elektronischer Schaltungen anbieten. Zu Mentors Portfolio gehören Produkte, Beratungs- und ausgezeichnete Supportdienstleistungen für die weltweit erfolgreichsten Elektronik-, Halbleiter- und Systemhersteller. Weitere Informationen unter: www.mentor.com Mentor Graphics, Mentor, Tessent, SiliconInsight und ATE-Connect sind eingetragene Warenzeichen der Mentor Graphics Corporation. Alle übrigen Unternehmens- oder Produktnamen sind eingetragene Warenzeichen oder Warenzeichen ihrer jeweiligen Besitzer. |