OPC-Technologie von Mentor Graphics - Lithographie-Simulationstool der nächsten Generation garantiert Chipausbeute innerhalb des Produktionsprozessfensters

WILSONVILLE, Oregon/USA, 25. Januar 2006 - Mentor Graphics Corporation kündigt mit Calibre® OPCverify ein pixelbasiertes Simulationstool an, das die Auswirkungen von Veränderungen im Lithographie-Prozess auf die spätere Chipausbeute ermittelt. Calibre OPCverify markiert den Start einer neuen OPC-Technologiegeneration und erweitert die DFM- (Design for Manufacturing) Lösungen von Mentor. Modifikationen in einem Fertigungsprozess können sich erheblich auf die Chipausbeute auswirken. Dies ist insbesondere im Lithographie-Prozess der Fall, bei dem Veränderungen selbst dann die Abbildungstreue gefährden, wenn die Betriebsbedingungen des Lithografie-Systems (Lithografie-Prozessfenster) akzeptabel sind. Um das Risiko eines Fehlers im Silizium zu reduzieren, kostspielige Respins (erneute Design-Durchläufe) zu vermeiden und eine ausreichende Ausbeute zu erzielen, ermittelt Calibre OPCverify Lithographie-Fehler oder Grenzlagen, die durch Variationen im Prozess hervorgerufen wurden, bevor das Design zum Masken- oder Wafer-Hersteller geht. Die höhere Komplexität der Resolution-Enhancement-Technology (RET) bei 65 nm beeinflusst die Lithographie-Ausbeute auf mehrere Art und Weisen. Die wesentlichen Faktoren, die die Ausbeute verringern sind: ein kleineres Lithographie-Prozessfenster, erhöhte Empfindlichkeit der Layout-Topologie im Lithografie-Prozess sowie komplexe Bedingungen bei den Maskenvorschriften, die den Einsatz der RET beeinflussen. All diese Aspekte müssen mit einer schnellen, genauen und leicht einzusetzenden RET-Verifikationslösung abgedeckt werden, die die Bedingungen, welche die Ausbeute einschränken, erkennt. Calibre OPCverify, das die bewährten Simulationsmodelle von Calibre OPCpro verwendet, ist die nächste Generation der RET-Verifikationstools. Um den Erfolg des Silizium-Patternings zu gewährleisten, gestattet das neue Tool die hundertprozentige Simulation des gesamten Chips. Die pixelbasierte Simulationstechnologie von Calibre OPCverify berechnet die Auswirkungen der Prozessvariationen mit Hilfe von patentierten Algorithmen, die die Bedingungen (Dosis, Fokus) definieren, welche den Pattern-Transfer nachteilig beeinflussen. Alle Modeling-Fähigkeiten von Calibre OPCverify wurden für die fortschrittlichsten Produktionsprozessbedingungen inklusive Immersions-Lithographie gründlich charakterisiert. Die strikten Modellentwicklungs- und Verifikationsmethodiken, die für das Calibre OPCverify Tool genutzt werden, erlauben es, die strengen Anforderungen für RET-Recipe-Validation und Maskenverifikation abzudecken. Setup und Konfiguration von Calibre OPCverify werden mit Hilfe einer Benutzerschnittstelle durchgeführt, dem so genannten „Calibre Verification Center“. Mit Calibre OPCVerify und dem Calibre Verification Center lässt sich in weniger als 24 Stunden ein umfassender und exakter RET-Masken-Verifikationsfluss nahtlos in bestehende Post-Layout-Flows integrieren. Ein weiteres Plus von Calibre OPCVerify und Calibre Verification Center ist, das die Tools, die Vorteile bestehender Hardware so optimal wie möglich nutzen. Durch die Kombination der schnellen Rechenleistung heutiger Workstations mit der hohen Verarbeitungsfunktionalität von Calibre MTflex lassen sich sehr schnelle Turn-Around-Zeiten bei der RET-Verifikation eines Chips erzielen. Aufgrund der Designunabhängigkeit der Tools, können Anwender von vorhersagbaren Laufzeiten und ausgezeichneter Skalierbarkeit profitieren. Während die tatsächliche Laufzeit von der verwendeten Hardware abhängt, lässt sich der Calibre-OPCverify-Terapixel-Simulator auf Hunderte von CPUs skalieren und kann flache oder hierarchische Daten verarbeiten. „Die Verifikation von Post-OPC-Flow-Outputs ist entscheidend, um kostspielige Masken-Respins und Time-to-Market-Verzögerungen zu reduzieren“, sagte Dr. Choi Byoung Il, OPC Manager, Technical Support Division, Technology Development bei Chartered Semiconductor Manufacturing. „Die Erweiterung unserer bestehenden Pattern-Transfer-Prüfmethoden um die Verifikation des Lithographie-Prozessfensters verbessert unsere Fähigkeiten, prozessempfindliche Strukturen innerhalb des Chips frühzeitig zu identifizieren und dadurch die Qualität des OPC zu verbessern“. „Für 90-nm- und kleinere Technologieknoten erfordern die Komplexität des OPC und die damit verbundenen Anforderungen eine Verifikation, um Fehler im Silizium zu vermeiden“, sagte Joe Sawicki, Vice-President und General-Manager der Design-to-Silicon-Division bei Mentor Graphics. „Manche Anwender behaupten, dass sich 50% aller Masken-Respins durch einfache Verifikation des OPC bezüglich der Auswirkungen der Prozessvariationen vermeiden lassen. Calibre OPCverify ermöglicht eine höhere Rendite durch Einsparungen bei den Maskenkosten und einer vorhersagbareren Chipausbeute.“ Verfügbarkeit: Calibre OPCverify und Calibre Verification Center sind ab sofort erhältlich. Weitere Informationen gibt es unter http://www.mentor.com

Über Mentor Graphics Corporation Mentor Graphics Corporation (Nasdaq: MENT) gehört zu den weltweit führenden Unternehmen, die Software- und Hardwarelösungen für die Entwicklung elektronischer Schaltungen anbieten. Zu Mentors Portfolio gehören Produkte, Beratungs- und Supportdienstleistungen, auf die die weltweit erfolgreichsten Elektronik- und Halbleiterhersteller vertrauen und dies mit der Verleihung zahlreicher Auszeichnungen an Mentor zum Ausdruck gebracht haben. Das 1981 gegründete Unternehmen erzielte in den zurückliegenden zwölf Monaten einen Gesamtumsatz von über 700 Mio. US-Dollar und beschäftigt weltweit ca. 3.900 Mitarbeiter. Der Hauptsitz von Mentor Corporate befindet sich den USA, 8005 S.W. Boeckman Road, Wilsonville, Oregon 97070-7777; Die Adresse der Niederlassung im Silicon Valley lautet: 1001 Ridder Park Drive, San Jose, Kalifornien 95131-2314.